Комутатори з памяттю що розділяється
Третя базова архітектура взаємодії портів – двухвходовая пам’ять, що розділяється. Приклад такої архітектури приведений на мал. 9.34.
Мал. 9.34. Архітектура пам’яті
, що розділяється
Вхідні блоки процесорів портів з’єднуються з входом пам’яті, що розділяється, що перемикається, а вихідні блоки цих же процесорів з’єднуються з виходом цієї пам’яті, що перемикається. Перемиканням входу і виходу пам’яті, що розділяється, управляє менеджер черг вихідних портів. У пам’яті, що розділяється, менеджер організовує декілька черг даних, по одній для кожного вихідного порту.
Вхідні блоки процесорів передають менеджерові портів запити на запис даних в чергу того порту, який відповідає адресі призначення пакету. Менеджер по черзі підключає вхід пам’яті до одного з вхідних блоків процесорів і той переписує частину даних кадру в чергу певного вихідного порту.
У міру заповнення черг менеджер проводить також почергове підключення виходу пам’яті, що розділяється, до вихідних блоків процесорів портів, і дані з черги переписуються у вихідний буфер процесора.
Пам’ять повинна бути достатньо швидкодіючого для підтримки швидкості перепису даних між N портами комутатора. Застосування загальної буферної пам’яті, що гнучко розподіляється менеджером між окремими портами, знижує вимоги до розміру буферної пам’яті процесора порту.